Innovación en chips 3D redefine el futuro de la computación y extiende la Ley de Moore

Un equipo de ingenieros ha anunciado un avance revolucionario en la fabricación de semiconductores que podría extender por varios años la vigencia de la Ley de Moore, el principio que ha guiado el desarrollo tecnológico durante más de medio siglo. El 30 de mayo de 2026, investigadores del Grainger College of Engineering de la Universidad de Illinois revelaron un nuevo método para construir chips de silicio en tres dimensiones (3D), superando uno de los mayores obstáculos técnicos que enfrentaba la industria.

El desafío de la tercera dimensión

Durante décadas, la industria de los semiconductores ha basado su progreso en la miniaturización de los transistores para integrarlos en un solo plano. Sin embargo, a medida que los componentes se acercan a escalas atómicas, los límites físicos del silicio han comenzado a frenar este avance. La solución, según los expertos, no es reducir más, sino construir hacia arriba. Este nuevo enfoque, conocido como integración monolítica 3D, permite apilar múltiples capas de circuitos de silicio directamente unas sobre otras, similar a la construcción de un rascacielos en lugar de expandir una ciudad a lo ancho.

El principal impedimento para la fabricación de estos chips 3D era el calor. Los procesos tradicionales de fabricación de semiconductores requieren temperaturas extremadamente altas, las cuales dañarían las capas de circuitos ya construidas al intentar añadir una nueva. El equipo de Illinois ha superado este problema desarrollando un proceso que funciona a baja temperatura, utilizando membranas de silicio ultrafinas que se pueden transferir y unir sin afectar los componentes subyacentes.

Una nueva era para la computación

Esta innovación promete transformar el futuro de la tecnología al permitir la creación de microprocesadores con una densidad de cálculo drásticamente mayor. Al distribuir los componentes en múltiples capas, se pueden diseñar chips más potentes, más rápidos y, crucialmente, con un menor consumo de energía. Esto es fundamental para el desarrollo de la próxima generación de tecnologías, especialmente en campos como la inteligencia artificial, el aprendizaje automático y la computación de datos a gran escala, que demandan una capacidad de procesamiento masiva.

Por ejemplo, una celda de memoria que hoy requiere seis transistores en un mismo plano podría distribuirlos en varias capas, optimizando el espacio y la comunicación entre ellos. Según los responsables del proyecto, este método no solo es una prueba de concepto de laboratorio, sino que tiene un alto potencial para su adopción industrial, mostrando rendimientos de hasta el 98-100% en entornos de sala limpia académica.

Impacto y próximos pasos

El avance llega en un momento crítico para la industria tecnológica, que busca desesperadamente nuevas vías para mantener el ritmo de innovación. La Ley de Moore, que postula que el número de transistores en un chip se duplica aproximadamente cada dos años, se consideraba en riesgo debido a las limitaciones físicas. Con la integración 3D monolítica, se abre una nueva dimensión para el crecimiento, asegurando que la capacidad de cómputo continúe su expansión exponencial.

El proyecto se desarrolló en el marco del Centro de Chips de Semiconductores Avanzados con Rendimiento Acelerado (C-ASAP), que cuenta con la colaboración de gigantes de la industria como IBM, Intel y la Taiwan Semiconductor Manufacturing Company (TSMC). El siguiente paso es transferir esta tecnología a una fundición de semiconductores industrial para iniciar el camino hacia la producción comercial, lo que podría redefinir los estándares de la electrónica de consumo y la computación de alto rendimiento en la próxima década.